Semiconductor device with memory cell region and a peripheral circuit and method of manufacturing the same.

Patent Number:

FP0355951, A3, B1

2705106

Publication date:

1990-02-28

Inventor(s):

MARUO YUKATA

Applicant(s):

SEIKO EPSON CORP (JP)

Requested Patent:

JP1296661

Application Number: EP19890305217 19890523 JP19880125634 19880525

Priority Number(s):

G11C17/00: H01L21/82: H01L27/10: H01L29/08

IPC Classification: EC Classification:

H01L21/8234G6, H01L27/092N, H01L27/105

Equivalents:

DE68923742D, DE68923742T, JP2705106B2, KR9514807, US5181090

Cited Documents:

US4663645; <u>US403724</u>2; JP59151469

Abstract

A semi-conductor memory comprises a memory cell region and a peripheral circuit. The memory cell region includes a plurality of memory transistors (Qn, Qm) of a first conductivity type and a plurality of select transistors (Qn, Qw) of the first conductivity type. The peripheral circuit includes transistors (Qn) of the first conductivity type and also transistors (Qp) of a second conductivity type. The transistors of the first conductivity type each have a first off-set region (21, 121) defined by a low concentration impurity region having a substantially flat surface, the first off-set region being formed in a substrate (10, 110) adjacent to a first gate electrode (20, 120). The transistors of the second conductivity type each have a thick insulating film (15) provided adjacent to a second gate electrode (16) with a part thereof buried in the substrate, and a second off-set region (17) defined by a low concentration impurity region provided in a portion of the

substrate under the thick insulating film.

42

Data supplied from the esp@cenet database - 12

(19)日本国特許庁 (JP)

(51) Int.CL4

報(B2) (12) 特許公

PΙ

庁内整理番号

(11) 特許番号

第2705106号

(46)発行日 平成10年(1998) 1月26日

裁別配号

(24) 登錄日 平成9年(1997)10月9日

技術表示簡所

(OL / 131C.Cas		****				
HOIL	27/115		HOIL 27/	10	434	
	21/8238		27/0	08	321E	
	21/8247		29/	78	371	
	27/092					
	29/788					
	द्या १७०			請求項の	微1(全 11 頁)	最終更に続く
(21)出顧書		特顧昭63~125634	(73) 特許指者	9999999	99	<u> </u>
CI/ (LIMPORT)	7	- Table 1900	,		 -エプソン株式会:	H
(22)出顧日		昭和63年(1988) 5月25日			指区西新省 2丁	
		3H4400 (1000) 0 /320 H	(72)発明者	丸尾 星		
(65)公園番4	a	特度平(-29666)	(12) (3)		ュ 服訪市大和3丁目	3.探5 骨 セイ
(43)公庸日	7	平成1年(1989)11月30日			カノン株式会社内	Om 0.7 C
(49)(元(46日		一成1年(1968/11/30日	/24\ (4-99)	•	グラマ 小人の女性に 佐々木 宗治	(M 2 2)
***			(14/104.7	开生工	12.4 1 1/10	012 67
前圍審查			多套官	大嶋	# —	
			(56)参考文献	特關	N362 - 154287 (JP, A)
				特詢	MB62-89352 (J	P. A)
				特別	16 62−65362 (J	P. A)
				1204		,
]			
			1			

(54) 【発明の名称】 半導体装置の製造方法

(57)【特許請求の範囲】

【請求項1】(a)第1導電型のチャネルストッパ領域 及び酠記チャネルストッパ上の素子分離領域を形成する 工程と同時に第1導電型の第1トランジスタのオフセッ ト領域を形成する工程、

- (b) 前記(a) の工程の後に、前記第1トランジスタ 及び第2 導電型の第2 トランジスタのゲート電便を形成 する工程、
- (c) 前記第2トランジスタのゲート電極をマスクとし で前記第2トランシスタのソース及びドレイン領域とな 10 いる高耐圧のEEPROMに適用して有用性の大きい半導体装 る低濃度拡散圏を形成する工程、
- (d) 前記第2トランジスタのゲート電極に側壁を設け た後、前記第2トランジスタのゲート電極及び側壁をマ スクとして、前記第2トランジスタのソース及びドレイ ン領域となる高濃度拡散層を形成する工程、

(e) 前記第1トランジスタのゲート電極をマスクとし て前記第1トランジスタのソース及びドレイン領域とな る拡散層を形成する工程。

とを有することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[産業上の利用分野]

との発明は半導体装置。とくに高耐圧半導体装置の製 造方法に関し、さらには半導体記憶装置のFROMやEFROM に代わる次世代の不揮発性メモリ装置として開発されて 置の製造方法に関するものである。

[従来の技術]

周辺回路をONDSで構成するEPROMPEEFROMなどにおい ては、メモリセルにはnチャネルMOSトランジスタが用 いられるのが一般的である。この場合電気的にデータの 3

消去が行われないEPRCMのメモリセルにはメモリトラン ジスタ1個で構成されるが、電気的にデータの消去が行 われる高耐圧のEEFROMのメモリセルはメモリトランジス タと選択 (ワードともいろ) トランジスタが結合された 状態で使用され、いずれのトランジスタもnチャネルの 高耐圧用トランジスタが必要である。

一方、QMS回路のうちのpチャネルMS型の高耐圧用 トランジスタは電圧変換回路用などとして一部しか使用 されないので、メモリセル用のカチャネルの高耐圧用ト ランジスタほどの個数を必要としないものである。

そして、とくにEEFROMの場合にはメモリセルはメモリ トランジスタを形成するFANOS型のn チャネルトランジ スタと選択用n型wosトランジスタとがメモリトランジ スタのドレインと選択用トランジスタのソースとの共通 n型拡散領域で結合された伏感で構成されている。ま た。上記FANOS型 n チャネルトランジスタはデータが書 き込まれるフローティングゲートの外にコントロールゲ ートが設けられた多層ゲート構造をもって形成されてい

以上のようなどの発明に関連する従来技術を代表する 20 文献として下記に示す刊行物がある。

刊行物1;特公昭58-6237号公保

刊行物2;特開昭59-151469号公報

刊行物3;特開昭61-154078号公報

以上の文献のうち、刊行物上はFAMDS製の2層ゲート 構造で、電気的に書き換え可能な不爆発性半導体記憶装 畳用のメモリセルに関するものであり、刊行物2は基板 上に形成した厚い絶縁膜や、基板を選択酸化して蔓板の 表面の一部を厚い絶縁膜にした部分の下に、ソース領域 及びドレイン領域のうち外部引き出し配線の接している 30 部分の不純物濃度よりも薄いオフセット領域を設けたト ランジスタ(以下これらを総称してLOCOS・オフセット 型トランジスタと略す)による高耐圧用MOSFETにより良 く迫合する保護回路素子の新規な構造を開示するもので あり、刊行物3はマスクを利用するレジストパターンや ゲート電極の端部に形成した側壁等を用いて、いわゆる LDD構造のようにソース領域及びドレイン領域に濃度差 を持つ構成のうちのチャンネル領域に近い濃度の薄い額 域をオフセット領域として設けるトランジスタ(以下に れらを総称してマスクト・オフセット型トランジスタと 40 略す)の高耐圧用MOSFETに関して開示されたものであ

【発明が解決しようとする課題】

上記のような従来の半導体装置すなわら不揮発性メモ リセルを有する半導体記憶装置においては、pチャネル 及びnチャネルマスクト・オフセット型トランジスタと pチャネル及びnチャネルLOCOS・オフセット型トラン ジスタの2つのタイプのトランジスタはそれぞれ個別に 製造されて、p チャネル及びn チャネルトランシスタと も全てがマスクト・オフセット型トランジスタから構成 50 トランジスタのソース及びドレイン領域となる低濃度拡

されているか、または全てがLOCOS・オフセット型上ラ ンジスタから構成されている半導体装置があった。

上記の2つのタイプのトランジスタの特徴を挙げて説 明すると、まず、マスクト・オフセット型トランジスタ は面積が小さく、微細化(高集積化)に有利な反面、オ フセット領域形成のためにマスクまたは特別な工程を必 要とし、かつ低濃度(例えばprまたはnr)拡散領域を形 成するための工程を必要とするなどの不利な点を持って いる。これに対してLOGOS: オフセット型トランジスタ 10 はオフセット領域上に厚い酸化腺の部分を設ける必要が あるため面積が大となり微細化には不利ではあるが、低 濃度(例えばpfまたはnf)領域を形成する場合専用のマ スクやその製造工程が不要となるなどの利点を有してい

したがって、上記の長所・短所を考慮して、ロチャネ ル・ロチャネルの両方のトランジスタともに高耐圧を必 要とする場合多数必要とするトランジスタをマスクト・ オフセット型トランジスタとして、少数しか必要とされ ないトランジスタをLOOS・オフセット型トランジスタ として同一基板上に適宜配置して形成する構造とその製 造方法の開発が要望されていた。

この発明は上記の問題点を解消するためになされたも ので、微細化、マスクの少数化などの製造工程簡略化の 面から総合して最適なOXGタイプの半導体記憶装置用の IC装置の製造方法を提供することを目的とするものであ

「課題を解決するための手段」

この発明に係る半導体装置の製造方法は、(a) 第 1.導電型のチャネルストッパ領域及びチャネルストッパ 上の素子分離領域を形成する工程と同時に第1導電型の 第1トランジスタのオフセット領域を形成する工程、

(b) (a) の工程の後に、第1トランジスタ及び第 2導電型の第2トランジスタのゲート電径を形成する工 程」(c):第2トランジスタのゲート電極をマスクと して第2トランジスタのソース及びドレイン領域となる 低温度拡散層を形成する工程、(d) 第2トランジス タのゲート電極に剛健を設けた後、第2トランジスタの ゲート電極及び側壁をマスクとして、第21ランジスタ のソース及びドレイン領域となる高温度拡散層を形成す る工程、(e) 第1トランジスタのゲート電極をマス りとして第1トランジスタのソース及びドレイン領域と なる蛇散層を形成する工程」とを有するものである。 [作用]

この発明においては、第1神電型のチャネルストッパ 領域及びチャネルストッパ上の素子分離領域を形成する 工程と同時に第1導電型の第1トランジスタのオフセッ ト領域を形成し、その工程の後に、第1トランジスタ及 び第2導電型の第2トランジスタのゲート電極を形成 し、第2トランンスタのゲート電極をマスクとして第2

散層を形成し、第2トランジスタのゲート電極に側壁を 設けた後、第2トランジスタのゲート電極及び側壁をマ スクとして、第2トランジスタのソース及びドレイン領 域となる高濃度鉱散層を形成し、第1トランジスタのゲ ート電極をマスクとして第1トランジスタのソース及び ドレイン領域となる拡散層を形成する。この製造方法に より、例えば、EEPROMなどの半導体記憶回路装置の高耐 圧用トランジスタのうち、多数を必要としかつ歌細化に 有利な例えばnチャネル・マスクトオフセット型トラン ジスタとたとえば周辺回路の | 部に使用されるが多数を 10 必要としない例えばpチャネルLOOS・オフセット型ト ランジスタの2つのタイプの素子形成とその配置が同一 基板上に形成されるので、これらの高耐圧用トランジス タの貿・量両面に対する最適化がはかられる。そのた め、必要最低限で無駄のない記憶回路素子が同時に形成 される。

[実施例]

この発明に係る半導体装置の製造方法の実施例の説明 に先立って、製造対象となる半導体装置の構成について

第1図はこの発明の半導体装置の製造方法の製造対象 となる高耐圧用OMSトランジスタの常成を説明する要部 断面模式図である。このOMSトランジスタはnチャネル 型のマスクト・オフセットMDSトランジスタOn(以下On) という)とロチャネル型のLOCOS・オフセットMOSトラン ジスタQp(以下Qpという)からなる高耐圧用OXOSであ り、OnpはLOCOSによる素子分離領域である。

Opは第1導電形のp型半導体基板10上に選択的に形成 されたLOCOS酸化膜11と、その下側に形成されたn*型チ れた第2導電型のnウエル13の領域に形成される。ま た。14はゲート酸化膜であり、このゲート酸化膜14の周 囲には小面積のLOCOS酸化膜15が形成されており、このL CCOS酸化膜15に連続するゲート酸化膜15の上部に多結晶 シリコン層からなるゲート電極16が形成されている。さ らに、17はLOCOS酸化膜15の下に設けられたが型チャネ ル・ストッパ領域、18はソース/ドレイン領域の戸型拡 散磨であり、この構成によって、〆型チャネル・ストッ パ領域17をオフセットとするLOCOS オフセット構造のQ が形成される。

一方、OnはLOCOS酸化腺11と、このLOOS酸化膜11の下 側に設けたが型チャネル・ストッパ領域19とによって形 成される素子分離領域内に形成される。すなわち、ゲー ト電極20はゲート酸化原14上に形成され、ゲート酸化膜 14の下側にはn゚型オフセット領域21に接続して設けられ たソース/ドレイン領域のn'型拡散層22,22aとによって マスクト・オフセット型のOnがOnと同一基板上に錯成さ れている。

また、23は酸化膜又はPSC(BPSCを含む)膜による層 間絶縁設であり、24,24aはCrのソース/ドレイン領域引 50 ス/ドレイン領域122, n 型オフセット領域121. 多結晶

出し用のAI配線膜、25,25aはOpのソース/ドレイン領域 引出し用のAI配線膜である。

以上が、この発明によるOpとOnとからなる高耐圧用ON OSトランジスタの構成であるが、その動作等については 周知であるので、説明は省略する。

第2図(a)、(b)、(c)はこの発明の半導体装 置の製造方法の製造対象となる高耐圧 n チャネルトラン ジスタをメモリセルに用いたEEPROJ用のメモリセルの部 分のトランジスタの模式説明図である。このメモリセル はメモリトランジスタと選択用トランジスタとからな り、第2図(a)は平面模式図、第2図(b)は(a) のL-L′断面模式図、第2図(c)は等価回路図であ

このように 本実施例の特徴としてメモリセルに n チ レネルトランジスタを用いて、周辺回路に p チャネルト ランジスタと n チャネルトランジスタとを用いる高耐圧 用のEEFROMは、多数用のnチャネルトランジスタをマス クト・オフセット型とし、少数しか用いない p チャネル トランジスタをLOCOS・オフセット型とする。そして、 20 以下にマスクト・オフセット型のn チャネルトランジス タをメモリセルに用いた側を記載する。

第2図(c)の等価回路図において、ドレインA、ゲ ートB、ソース/ドレインCで示される部分はnチャネ ルの選択用トランジスタ (Qwとする) であり、ソース/ ドレインC、ソースD、フローティングゲートG、コン トロールゲートF及びソース/ドレインのフィールド部 Eで示される部分がFANDS構造のメモリトランジスタ(Q mとする)であり、2つのトランジスタDvとOmは共通の ソース/ドレインCで図のように結合されて構成されて ャネル・ストッパ領域12とからなる素子分離領域に囲ま、30 いる。第2図(a),(b),(c)に示した符号A〜 G及びQw,Qmはそれぞれ(a)、(h), (c)各図間 で対応するように同一符号で示している。このメモリセ ルの他の特徴とする所は後述するように多結晶シリコン 1層タイプの高耐圧用EEPR(Mのメモリ構造を有する所に

> 以下、このメモリセルのトランジスタの構成をおもに 第2図(り)の断面図によって説明する。111はp型半 導体蓄板110上に形成されたLOCOS酸化膜(フィールド酸 化職ともいう) であり、素子分離領域を形成している 40 が、とのLOON酸化膜111の下側には図示しないp型チャ ネルストッパ領域が形成されている。

Qwian 型拡散層のドレイン(A)122a、多結晶シリコ ン暦のゲート電極(B)120、n゚型拡散層のソース (C) 122からなり、n型のオフセット領域121とソース /ドレイン領域122、122aで形成されるnチャネルのオフ セット型の高耐圧トランジスタである。これは機能的に は選択トランジスタ又はワードトランジスタと呼ばれて

OwにつづくOmの部分はn'型拡散層のソース122b、ソー

シリコン層のゲート電極120aからなる片側オフセット型 のnチャネル高耐圧トランジスタである。このトランジ スタORはFANDS構造であり以下説明するフローティング ゲート部Gを含む構成で形成されるメモリトランジスタ である。

Gで示した部分はフローティングゲート部分であり、 Chはチャネル領域、Fith 型拡散層130が形成するコン トロールゲートであり、Eはn*型拡散層126が形成する トンネル領域である。この錯遺は、従来の一般的なEEPR けられる2層構造の多結晶シリコン層で形成されている のに対して、多結晶シリコン度1層の構成であり、コン トロールゲートは基板110に形成されたが型拡散層130で 形成したものである。なお、123は層間絶録層、124,124 aはそれぞれ中間絶縁層123を開口して形成したソース/ ドレイン領域122b,122は1出し用のA1配線層である。

このように、メモリセルに用いるための多数必要とな るnチャネルトランジスタにマスクト・オフセット型ト ランジスタを用いて、周辺回路の一部にしか用いない少 数のpチャネルトランジスタに第1図のOpのようなLOCO 20 化を行った。 5・オフセット型トランジスタを用いることにより、敵 細化と工程の簡略とを達成し、最適化されたEEPRCMを提 供できる効果がある。

以上の実施例の構成において、他の特徴である多結晶 1層タイプのメモリセルの基本的なメカニズムを以下説 明する。まず、データの書込み/消去はトンネル領域12 6とコントロールゲート130間に10数V~20M程度の電圧 を加えることにより、フローティングゲート 120aとトン ネル領域126間の薄いトンネル酸化膜127 (厚さ100A) に、10MV/cm以上程度の電界をかける。そうすると、よ く知られたファウラーーノルドハイム(Fowler - Nordhe m) トンネリングによって、トンネル酸化膜127を介し てフローティングゲート120aに電子の注入もよび放出を 行い、注入時は消去、放出時は書込みが電気的に行われ

すなわち、フローティングゲート120aに電子が注入さ れた場合はメモリトランジスタののしきい値電圧は高く なり、逆に、電子が放出された場合はしまい値電圧は下 がる。したがって、電子の注入・放出後のしきい値電圧 の中間の電圧をコントロールゲートに印加することによ 40 り、電子が注入されているとOFF、電子が放出されてい るとCNとなりメモリトランジスタのCN・OFFの判別が可 能となり、従来の2階ゲート構造のFLOTOX(フローティ ングゲートトンネルオキサイド)と同様なEEFR(MD)達成 される。

この場合、1層ゲート構造における利点は多結晶シリ コン層の層数低減によって段差が小さくなることにあ り そのためステッフカバレージが良くなることによる エレクトロマイグレーションなどの問題が減少するの で、集積度増大素子性能向上や歩留りに対して着るしい 50 (この部分は図示省略)。

効果を有するものである。

さて、この発明の半導体装置の製造方法の製造対象と なる半導体装置の構成が明らかになったところで、この 発明の半導体装置の製造方法の実施例について説明す

8

第3図(a)~(k)はこの発明の実施例を示す第1 図のような高耐圧用GMSトランジスタの製造方法を説明 する製造工程図である。(a)~(k)の模式断面によ る工程図順に、工程と形成状態を説明する。なお、便宜 Qのコントロールゲートがフローティングゲート上に設 10 上同一又は相当部分の待号は第1図の説明に用いたもの と同一の符号を用いた。

> (a) p型シリコン基板10上のnウエル形成領域以外の 部分に写真食刻法により1000°Cのウエット酸化を行い厚 さ約5000Aのシリコン酸化膜11aとnウエル部分に1000 でのドライ酸化による厚さ約400Aのシリコン酸化膜14 を形成したのち、シリコン酸化膜14を通して120keV,5× 10¹¹cm¹の条件でP(リン)のイオン注入を行い、つい で1160°Cの0。(酸素)を10%含むN。(窒素)雰囲気で13 時間の処理を行いウエルのドライブインによるPの活性

> (b) 前工程によりnウエル13を形成したのち、シリコ ン酸化膜11aと14を除去してから、再び1000°Cのドライ 酸化により厚さ約400人のシリコン酸化膜14を形成し

(c)全面にシリコン窒化膜を堆積したのち、写真食刻 により素子形成領域にのみシリコン窒化膜26を残し、さ ちにレシスト27を塗布し、写真食刻してp型ストッパ形 成部分のレジスト関口を行ったのち、35keV、3×10 cm ~の条件でB(ボロン)のイオン注入を行い、ついでレ 30 ジスト27を除去してから熱処理してpチャネル・ストッ パ韻域17.19を形成した。

(a)レジスト27を塗布したのち、写真食刻によりn型 ストッパ部分の開口を行ったのち、80keV.2×1015mif の条件でPのイオン注入を行い、ついでレジスト27を除 去したのち、熱処理を行いn 型のチャネル・ストッパ領 域12を形成した。ついで、レジスト27を除去する。

(e)シリコン室化膜26をマスクとして、950℃のウエ ット酸化により選択的なフィールド酸化を行い厚さ約90 00人のLOCOS酸化膜11及び15を形成する。11は素子分離 用。15はゲート電極(この図に図示していない)のため の高耐圧用のLOCOS酸化膜である。ついで、シリコン窒 化膜26を除去し、さらにシリコン酸化膜146除去したの ち1100°Cのドライ酸化により約600A厚のゲート酸化膜1 4を形成する。さらに、レジストによる写真食刻によりN の(nチャネル・ドープ) 部分の閉口を行ってPの100k eV,4×1011 om 1の 条件でPのイオン注入を行い、つい で写真食刻によりPCD (p チャネル・ドープ) 部分の開 口を行い、Bの40keV、5×10"m"の条件でのイオン注 入を行い、デブレッション形MOSの基礎領域を形成した

(f)全面に約4000Aの厚さに多結晶シリコン層を形成 し、n型になるようにP又はAs(ヒ素)を拡散したの ち、図示しないレジストを用いて写真食刻により多結晶 シリコンによるゲート電極16及び20を形成する。つい で、830°Cのウエット酸化によりゲート電極16及び20も 確うようにライト酸化膜14aを形成する。

(g)写真食刻により、レジスト27を開口し、ゲート電 極20をマスクとしてnチャネル形成領域に80kev,5×10 "cm"の条件でPのイオン打込みを行い、n"型鉱散層21 を形成し、オフセット領域の下地を形成する。

(五)写真食刻により、ゲート電極20を覆うレジスト27 aを途布したのち、とのレジスト27aをマスクとして、80 keV,4×10' cm 'の条件でPのイオン打込みを行い、つ いでレジスト27、27aを除去したのち熱処理を行ってソー ス/ドレイン領域のn'型拡散層?2,22aを形成する。この 段階でn チャネルLDO構造の高耐圧用マスクト・オフセ ット型MOSトランジスタが形成される。

(i)前工程で得られたnチャネルMYSトランジスタの 部分のみに写真食刻によりレジスト26を塗布したのち、 OCOS酸化膜11、16をマスクとして、35keV,2×10¹³ cm⁻³の 条件でBのイオン打込みを行い、レジスト26を除去した のち熱処理を行ってご型鉱設層18,184を形成し、ソース /ドレイン領域を形成する、この段階でρチャネルLOCO S・オフセット構造の高耐圧用MOSトランジスタが形成さ

(」)全面に層間絶縁膜23である第2フィールド領域用 のPSC膜を堆積する。PSC膜はBPSC膜であってもよく、シ りコン酸化膜を用いてもよい。

によりソース/ドレイン引出し用のコンタクトホールを 形成したのち、電極配線用のAI膜を維持してから写真食 刻によるAI配線のパターニングを行いAI配線膜24,24a,2 5,25aを形成することにより、第1図の実施例と同様な 高耐圧用CMSが完成する。

なお、第1図及び第3図(a)~(k)の実施例にお いては、p型半導体基板上にnチャネルトランジスタと してマスクト・オフセットトランジスタとDチャネルト ランジスタとしてLOCOS・オフセットトランジスタをn を用いて p ウエル領域に n チャネルトランジスタを形成 して、もう1つのトランジスタをpチャネルトランジス タとするCNOSであってもよい。

しかしながら、ρチャネルトランジスタもマスクト・ オフセット構造とするときは、第3四(g)及び(h) 工程においてマスクを必要とするためッチャネルトラン ジスタの方はLOCOS・オフセット構造とする方が好まし い。また、逆にnチャネルトランジスタをLOODS・オフ セット構造とするときは第3図(h)の工程が不要とな る制点があるが、メモリセル等の多数トランジスタが必 50 面模式図、第2図(a)、(b),(c)はこの発明の

要な部分に用いるため面積的に集積度を上げることはで さないので添細化には不向さとなる。これらの事柄を総

台すると、EEPROMに適用する場合は上記第1図及び第3 図(a)~(k)の実施例のようにする方が現状では最 遺構成ということができる。

10

つまり、メモリセルと周辺回路の一部に用いられ、多 数必要となるロチャネルトランジスタをマスクト・オフ セット型として、周辺回路の一部にしか用いられず、少 数のpチャネルトランジスタをLOOM・オフセット型と 10 したEEPRCAが最適構造なのである。ただし、nチャネル トランジスタに比べてpチャネルトランジスタの方が多 数必要な時は上記と逆に、パチャネルトランシスタに10 ODS・オフセット型。 pチャネルトランジスタにマスク ト・オフセット型を用いればよい。

【発明の効果】

この発明は以上説明したように、第一導電型のチャネ ルストッパ領域及びチャネルストッパ上の素子分離領域 を形成する工程と同時に第1導電型の第1トランジスタ のオフセット領域を形成し、その工程の後に、第1トラ p チャネルMDSトランジスタ形成領域のゲート電極16. し 20 ンジスタ及び第2導電型の第2トランジスタのゲート電 極を形成し、第2トランジスタのゲート電極をマスクと して第2トランジスタのソース及びドレイン領域となる 低濃度拡散圏を形成し、第2トランジスタのゲート電極 に側壁を設けた後、第2トランジスタのゲート電極及び 側壁をマスクとして、第2トランジスタのソース及びド レイン領域となる高濃度拡散層を形成し、第1トランジ スタのゲート電極をマスクとして第1トランジスタのソ 一ス及びドレイン領域となる拡散圏を形成することによ り、周辺回路をQIDSで構成する半導体記憶装置におい (K)以後の工程は、通常の方法にしたがって写真食刻 30 で、多数を必要とする例えばn チャネル商耐圧用トラン ジスタはマスクト・オフセット型トランジスタとし、少。 数しか使われない例えばρチャネル高耐圧用トランジス タをLOCOS・オフセット型トランジスタとして、これら の2種のトランジスタを同一基板上に形成する製造方法 を提供した。したがって、集積度に大きく影響するよう な数多く用いられる方の高耐圧トランジスタは業績度に 有利なマスクト・オフセット型トランジスタで構成し、 多数を必要とせず集積度にあまり影響を与えない高耐圧 トランジスタはマスク及び製造工程が少なくより安価で ウエル領域に形成する場合について説明したがn型基板 40 製造できるLOCOS・オフセット型トランジスタを用いて 同一差板上に形成するようになっているので、半導体装 置とその製造方法の両面にわたり、微細化、マスクの少 数化、製造工程簡略化の面を総合して最適化が達成され る。さらに、この製造方法を適用することにより多結晶。 シリコンゲート1層形のEEPROMなどの形成に対しても上 記と同様な機細化その他の面での奇与が大きい。


【図面の簡単な説明】

第1図はこの発明の半導体装置の製造方法の製造対象と なる高耐圧用OKISトランジスタの構成を説明する要部断 半導体装置の製造方法の製造対象となる高耐圧n チャネルトランジスタを用いたEEPROMのメモリセル部分のトランジスタの模式説明図、第2図(a)は平面図、第2図(b)は第2図(a)のしっし、断面図、第2図(c)は等価回路図、第3図(a)~(k)はこの発明の実施例を示す第1図と同様な高耐圧用OMSトランジスタの製造方法を説明する工程図である。


第1回及び第3回(a)~(k)において、10はp型半 1,122a,122ははソース/ドレイン領域のn゚型拡散層、123 (シリコン) 基板、11はLOCOS散化膜(フィールド は層間絶縁層、124,124aはA)配線膜、126はトンネル領酸化膜)、12はn゚型チャネル・ストッパ領域、13はn ウ 10 域のn゚型拡散層、127はトンネル酸化膜、130はコントロエル、14はゲート酸化膜、15はLOCOS酸化膜、16はゲー ール・ゲートを形成するn゚型拡散層である。 ト電極、17はp゚型チャネル・ストッパ領域、18,18aはソ*

* ース/ドレイン領域のが型拡散層、19はが型チャネル・ストッパ領域、20はゲート電極、21はn 型オフセット領域、22,22aはソース/ドレイン領域のn 型拡散層、23は 層間絶縁線、24,24a,25,25aはA1配線線である。また、第2図(a)。(b)。(c)において、110は の型半導体基板、111はL0COS酸化線、120はゲート電極、120はゲート電極、121はn 型オフセット領域、121,122a,122bはソース/ドレイン領域のn 型拡散層、123は層間機縁層。124は43A1配線線、126はトンネル領域のn 型拡散層、127はトンネル酸化線、130はコントロール・ゲートを形成するn 型拡散層である。


(第1図)




【第2図】





(8)








【第3図】





























フロントページの続き

 技術表示圖所

HOIL 29/292